Model architektury Network on Chip pro diagnostické účely

Instituce: Vysoké učení technické v Brně
Fakulta/ústav: Fakulta elektrotechniky a komunikačních technologií
Další údaje o pracovišti: Ústav mikroelektroniky

Popis:

Zvolte či navrhněte a ve vhodném jazyku popište model architektury Network on Chip (NoC), který bude sloužit pro ověřování diagnostických přístupů (s/bez použití specifických technik pro zvyšování odolnosti proti poruchám). Vhodným popisným jazykem jsou např. VHDL, SystemC, C/C++ apod.

****

Téma spadá do oblastí spolehlivosti číslicových systémů, informačních technologií a počítačových věd. Nevyžaduje cestování mimo Brno.

****

Od studenta jsou požadovány analytické schopnosti, alespoň pasivní znalost anglického jazyka na úrovni B2 (CEFR), schopnost popisovat číslicové obvody a systémy, alespoň mírně pokročilá znalost jazyka VHDL či SystemC či C/C++ a alespoň základní znalosti z oblasti směrovacích algoritmů v počítačových sítích; vhodná (nikoliv však nutná) je i základní znalost některého vývojového a simulačního systému, jako např. ModelSim, Xilinx Vivado, Intel/Altera Prime aj.

****

Očekávaným výstupem jsou zdrojové kódy (VHDL, SystemC apod.) modelu architektury NoC, projektové a simulační soubory a dokumentace.

****

Studenti mohou očekávat uvedení do problematiky, přístup k simulačnímu prostředí ModelSim a k návrhovému systému Xilinx Vivado/HLS, popř. dalším, k vývojovému prostředí C/C++ (SystemC) a VHDL, výpomoc se síťovými směrovacími algoritmy a s vytvořením digitální architektury NoC.