Vysoce výkonné číslicové obvody

Instituce: Vysoké učení technické v Brně
Fakulta/ústav: Fakulta elektrotechniky a komunikačních technologií
Další údaje o pracovišti: Ústav mikroelektroniky

Popis:

Proveďte a vyhodnoťte experimenty s různými optimalizacemi výkonnostních parametrů číslicových obvodů popsaných v jazyku pro nízkoúrovňovou syntézu (VHDL) a číslicových obvodů popsaných v jazyku pro vysokoúrovňovou syntézu (např. C/C++, SystemC).

****

Téma spadá do oblastí mikroelektroniky, počítačového inženýrství, popř. informačních technologií. Nevyžaduje cestování mimo Brno.

****

Od studentů jsou požadovány analytické schopnosti, alespoň pasivní znalost anglického jazyka na úrovni B2 (CEFR), schopnost popisovat číslicové obvody a systémy, alespoň mírně pokročilá znalost jazyka C/C++ a alespoň základní znalost jazyka VHDL; vhodná (nikoliv však nutná) je i základní znalost některého vývojového systému, jako např. Xilinx Vivado HLS, Intel/Altera Prime, Intel FPGA SDK for Open Computing Language (OpenCL), Intel HLS Compiler aj.

****

Očekávaným výstupem jsou: hodnotící zpráva a zdrojové kódy (C/C++, VHDL apod.) a projektové soubory. Sledovanými výkonnostními parametry budou především nejvyšší dosažitelná frekvence implementovaného obvodu, počet obsazených zdrojů FPGA, výpočetní latence aj.

****

Studenti mohou očekávat uvedení do problematiky, přístup k licencovanému návrhovému systému Xilinx Vivado/HLS, popř. dalším, k vývojovému prostředí C/C++, výpomoc s jazyky C/C++ (SystemC) a VHDL apod.