Vliv specifických technik pro zvyšování odolnosti proti poruchám na výkonnost síťových architektur NoC

Instituce: Vysoké učení technické v Brně
Fakulta/ústav: Fakulta elektrotechniky a komunikačních technologií
Další údaje o pracovišti: Ústav mikroelektroniky
Lektoři: Martin Šťáva

Popis: Cílem práce je zjistit, jaký dopad na celkovou výkonnost digitálních architektur Network on Chip (NoC) má použití specifických technik pro zvyšování odolnosti proti poruchám v porovnání s NoC při použití běžných takových technik a bez užití jakýchkoliv takových technik. **** Téma spadá do oblastí mikroelektroniky, spolehlivosti číslicových systémů, informačních technologií a počítačových věd; nevyžaduje cestování mimo Brno. Téma je vhodné (nejen) pro studenty, kteří se chystají studovat vysokou školu se zaměřením na mikroelektroniku, informační technologie či počítačové vědy. **** Od studentů jsou požadovány analytické schopnosti, alespoň pasivní znalost anglického jazyka na úrovni B2 (CEFR), schopnost popisovat číslicové obvody a systémy, alespoň mírně pokročilá znalost jazyka VHDL či SystemC či C/C++ a alespoň základní znalosti z oblasti směrovacích algoritmů v počítačových sítích; vhodná (nikoliv však nutná) je i základní znalost některého vývojového a simulačního systému, jako např. ModelSim, Xilinx Vivado, Intel/Altera Prime aj. **** Očekávaným výstupem jsou: a) výzkumná zpráva; b) zdrojové kódy (VHDL, SystemC apod.) a projektové a simulační soubory. Výzkumná zpráva bude pojednávat o dopadu použití specifických technik pro zvyšování odolnosti proti poruchám na celkovou výkonnost digitálních architektur Network on Chip (NoC). Model architektury NoC a injektor poruch do architektury NoC budou popsány v jazyku VHDL nebo SystemC nebo C/C++. Specifické techniky budou porovnány s NoC při použití vybraných běžných technik a bez užití jakýchkoliv technik. Sledovanými parametry budou především propustnost dat, spolehlivostní doby, velikost zabraného čipu (počet obsazených zdrojů, např. v FPGA) apod. **** Studenti mohou očekávat uvedení do problematiky, přístup k simulačnímu prostředí ModelSim a k návrhovému systému Xilinx Vivado, popř. dalším, k vývojovému prostředí C/C++ (SystemC) a VHDL, výpomoc se síťovými směrovacími algoritmy, s vytvořením digitální architektury NoC a se zjišťováním sledovaných parametrů.